← Re: *** 警告 *** 至急0.3.6にアップグレード! Webページのアイデア:次の予測される難易度変更 → Re: 0.3.6向けSSE2 CPUでの4ハッシュ並列処理 2010年7月31日 · サトシ・ナカモト · BitcoinTalkフォーラム 参加者: サトシ・ナカモト すごい… つまり、128ビットレジスタを使って4つの32ビットデータを一度にSIMD処理しているということか? 長い間それを考えていたが、加算の桁上がりが隣の値に影響するため、不可能だと思っていた。 スレッド全体を見る(9件) → 原文ソース https://bitcointalk.org/index.php?topic=648.msg6751#msg6751 他のアーカイブ Satoshi Nakamoto Institute ← Re: *** 警告 *** 至急0.3.6にアップグレード! Webページのアイデア:次の予測される難易度変更 →